ARM 검색 결과

22 개의 검색 결과가 있습니다.

ARM/AMBA Bus

[AMBA Bus] AMBA AXI - Read/Write Response Signal(RRESP, BRESP)

지난 포스트 마지막에서 이야기했듯 AXI Bus의 Read/Write Response Signal에 대해 살펴보지 않고 넘어간 것 같아 이번 포스트에서는 AXI Bus의 Response 부분을 정리해보려고 합니다. 잠시 이전에 배웠던 Bus들의 Response Signal을 떠올려 보면 APB Bus에서는 PSLVERR라는 단순 1-bit짜리 Error Response Signal이 존재했었고 AHB Bus에서는 OKAY,ERROR,SPLIT,RETRY를 포함하는 HRESP라는 2-bit짜리 Response Signal이 존재했었습니다. AXI Bus도 AHB Bus와 마찬가지로 Read Transfer에 대한 Response Signal인 RRESP, Write Transfer에 대한 Response ..

2022. 8. 16. 23:24

ARM/AMBA Bus

[AMBA Bus] AMBA AXI - Multiple Outstanding Address / Out of Order

저번 포스트에서 AXI의 대표적인 특징인 Channel에 대해서 알아봤고 이번에는 AXI의 또 다른 특징인 Multiple Outstanding Address과 Out of Order에 대해서 살펴볼까 합니다. 먼저 Multiple Outstanding Address은 미처리된 Address를 여러개 발행할 수 있다는 뜻입니다. 무슨말인지 좀 더 살펴볼까요? APB나 AHB Bus에 대해서 공부할 때 Read나 Write를 하기위해 Address와 Control Signal을 Setting을 하고 Transfer가 이루어졌었습니다. 그리고 한 Transfer가 끝나면 다음으로 Transfer할 Address와 Control Signal을 Setting을 했었어요. APB에서는 IDLE-SETUP-ACCE..

2022. 8. 15. 23:13

ARM/ARM Cortex

[ARM Cortex] 4. Cortex-M7 Exception(3) - Exception States, Exception Handling

앞선 포스트로 Exception Type과 Priority 설정에 대해서 알아봤고 이번에는 Exception이 처리되는, Handling 과정에 대해 살펴보도록 하겠습니다. - Exception States Exception Handling에 대해서 살펴보기 전에 Exception State에 대해서 먼저 살펴봅시다. Exception State에는 Active, Inactive, Pending, Active and Pending, 총 4가지의 State가 존재합니다. 1. Active State Processor가 Interrupt를 처리하는 상황이에요. 즉, Interrupt Service Routine이 진행 중인 상황입니다. 2. Inactive State Active State, Pending ..

2022. 8. 8. 23:30

ARM/ARM Cortex

[ARM Cortex] 4. Cortex-M7 Exception(2) - Exception Priority

지난 포스트부터 Exception에 대한 정리를 시작했고 Exception Type에 대해 알아봤습니다. 이번 포스트에서는 Exception 우선순위(Priority)를 어떻게 결정하는지에 대해서 살펴봅시다. 지난번에 살펴봤듯이 Reset(-3), NMI(-2), HardFault(-1)은 고정 우선순위를 가지지만 이외에 Exception들은 사용자가 우선순위를 부여할 수있는 Configurable Priority를 가집니다. Configurable Priority를 가지는 Exception들에 우선순위를 부여할 때 관련된 Register를 이용하게 되는데 이런 우선순위를 결정하는 Register에 대해서 살펴봅시다. · System Handler Priority Register(SHPR) SHPR은 위..

2022. 8. 8. 23:30

ARM/ARM Cortex

[ARM Cortex] 4. Cortex-M7 Exception(1) - Exception Type

이번 포스트의 주제는 Cortex-M7의 Exception입니다. Cortex-M7 Component 중 NVIC에 대해 살펴봤던 내용을 다시 떠올려볼까요? Cortex-M7에는 Interrupt Controller가 Core 내부에 위치하고 있어서 빠른 처리가 가능하고 이 Interrupt Controller를 NVIC(Nested Vectored Interrupt Controller)라 했었죠. 여기서 Vectored의 의미는 Interrupt가 발생했을 때, 정해진 Vector Table을 참조해 ISR(Interrupt Service Routine)의 시작 주소로 바로 Branch할 수 있음을 의미하고 Nested의 의미는 Interrupt를 수행하다 더 높은 우선순위를 가진 다른 Interrup..

2022. 8. 8. 23:29

ARM/AMBA Bus

[AMBA Bus] AMBA AXI - Channel, HandShake, Read/Write Burst Transfer

AMBA Bus Protocol에 대한 내용 중 APB, AHB Bus에 이어 AXI Bus에 대해서 정리해보도록 하겠습니다. APB Bus는 최적화된 저가형 인터페이스였고 AHB Bus는 Performance에 초점을 맞춘 인터페이스였는데 AXI Bus는 AHB Bus보다도 더 높은 Performance, 더 높은 Frequency가 필요한 Design을 타겟으로 한 인터페이스에요. AXI Bus의 여러가지 특징 중 가장 대표적인 특징으로는 Write Address/Data, Read Address/Data, Response 총 5개의 Channel로 분리가 되어 있어서 Read와 Write가 동시에 가능하다는 것입니다. 그럼 Channel에 대해서 살펴봅시다. - Channel 위처럼 AXI에는 Wr..

2022. 8. 1. 22:20

ARM/ARM Cortex

[ARM Cortex] 3. Cortex-M7 Register(3) - 특수레지스터(Special Register) - Exception Mask Register, Control Register

지난번에 이어 Special Register에 대해서 좀 더 설명해보도록 할게요. 위 Special Register 중에서 PSR만 살펴봤으니 오늘은 Exception Mask Register들과 CONTROL Register에 대해서 정리하고 Special Register 부분을 마무리하도록 하겠습니다. - Exception Mask Register Exception Mask Register라는 것은 특정한 Exception들을 Masking처리해서 Exception이 발생하더라도 무시하겠다는 의미입니다. 이에 대해 살펴보기 전에 이전에 봤었던 Exception들의 Priority 표를 다시 한번 가져와보도록 할게요. Cortex-M7에 있는 Exception들은 우선순위(Priority)를 가지고 있..

2022. 7. 30. 23:45

ARM/ARM Cortex

[ARM Cortex] 3. Cortex-M7 Register(2) - 특수레지스터(Special Register) - PSR(APSR, IPSR, EPSR)

지난번 Cortex-M7 Register 포스트에서 General Purpose Register, 범용 레지스터에 대해서 살펴봤었는데 이번 포스트에서는 Special Register에 대해 살펴보도록 하겠습니다. - Special Register 지난번에 봤던 Register File 아래에 Special Register라는 부분이 생겼습니다. 지난번 포스트에서 R0~R12는 Core가 내부적으로 업무를 처리할 때 사용하는 General Register라고 배웠었죠. 이는 Core가 연산에 필요하다면 R0~R12같은 General Register를 쓰고 지울 수 있는 일반적인 목적의 레지스터라는 의미였습니다. 반대로 Special Register는 이름 그대로 Core가 함부로 사용하는 것이 아닌 어떤 ..

2022. 7. 30. 23:44

ARM/AMBA Bus

[AMBA BUS] AMBA AHB - HRESP Signal과 RETRY, SPLIT

지난 포스트에 이어 이번에는 AHB Bus에서 Slave가 Transfer에 대한 응답을 나타내는 AHB Response Signal, HRESP[1:0]부터 살펴봅시다. 참고로 이 Response와 관련해 APB Bus에서는 1-bit PSLVERR Signal로 Error가 발생하면 해당 Singal을 HIGH로 했었죠. AHB Bus에서는 Slave는 Access가 이루어질때마다, Transfer의 상태를 나타내는 응답을 제공하게 되는데 이 응답은 2-bit의 HRESP[1:0]으로 나타나므로 총 4개의 응답을 제공할 수 있습니다. 그럼 이 4개의 Response를 살펴봅시다. - HRESP[1:0] HRESP에 있는 4개의 Response는 위와 같인 OKAY, ERROR, RETRY, SPLIT..

2022. 7. 23. 23:58