HW 회로설계 일기장
    • 분류 전체보기 (40)
      • Verilog (10)
      • ARM (22)
        • ARM Cortex (12)
        • AMBA Bus (10)
      • 컴퓨터구조 (4)
      • C언어 (2)
      • Compile (1)
      • Linux (1)
  • 글작성
  • 방명록
  • 환경설정
  • 메뉴 닫기
EXOKAY 검색 결과
1 개의 검색 결과가 있습니다.
ARM/AMBA Bus

[AMBA Bus] AMBA AXI - Read/Write Response Signal(RRESP, BRESP)

지난 포스트 마지막에서 이야기했듯 AXI Bus의 Read/Write Response Signal에 대해 살펴보지 않고 넘어간 것 같아 이번 포스트에서는 AXI Bus의 Response 부분을 정리해보려고 합니다. 잠시 이전에 배웠던 Bus들의 Response Signal을 떠올려 보면 APB Bus에서는 PSLVERR라는 단순 1-bit짜리 Error Response Signal이 존재했었고 AHB Bus에서는 OKAY,ERROR,SPLIT,RETRY를 포함하는 HRESP라는 2-bit짜리 Response Signal이 존재했었습니다. AXI Bus도 AHB Bus와 마찬가지로 Read Transfer에 대한 Response Signal인 RRESP, Write Transfer에 대한 Response ..

2022. 8. 16. 23:24
  • «
  • 1
  • »

전체 카테고리

  • 분류 전체보기 (40)
    • Verilog (10)
    • ARM (22)
      • ARM Cortex (12)
      • AMBA Bus (10)
    • 컴퓨터구조 (4)
    • C언어 (2)
    • Compile (1)
    • Linux (1)
  • 최근 글
  • 최근 댓글

최근 글

최근댓글

전체 방문자

오늘
어제
전체
반응형
Powered by Privatenote Copyright © HW 회로설계 일기장 All rights reserved. TistoryWhaleSkin3.4

티스토리툴바